欢迎来到牛牛题库网
牛牛题库官网
登录
注册
首页
经济师考试
会计职称考试
统计师考试
审计师考试
保险考试
全部科目
>
大学试题
>
工学
>
动力与电气工程
>
现场可编程逻辑门阵列（FPGA）
搜题找答案
填空题
assign c=a>b？ a：b中，若a=3，b=2，则c=（）；若a=2，b=3，则c=（）。
【参考答案】
3；3
点击查看答案
上一题
目录
下一题
相关考题
填空题
state，State，这两个标识符是（）的。
填空题
Verilog语言中，标识符可以是任意一组字母、数字、（）符号和下划线符号的组合。
填空题
Verilog HDL模块分为两种类型：一种是（）模块，即，描述某种电路系统结构，功能，以综合或者提供仿真模型为设计目的；另一种是（）模块，即，为功能模块的测试提供信号源激励、输出数据监测。
关注
顶部
微信扫一扫,加关注免费搜题
