VHDL叙述中，“always@（AorB）”，是一种？（）

A.ABEL
B.VHDL
C.VERILOG
D.JTAG

A.一种特殊流程图被用来定义数位硬件演译法的
B.ASM图需描述从这一状态到下一状态的时序关系
C.由三个基本元件所组成：状态盒、判断盒、条件盒
D.ASM图与状态图非常类似，每一个状态区块等效于组合电路的一个输出

A.FPGA就是一个VLSI电路，最基本的元件就是逻辑阵列
B.典型的FPGA包含上百个或上千个逻辑方块阵列，且使用可规划交互连接将它们连接在一起
C.典型的FPGA逻辑方块包含查看表格、多工器、逻辑闸及正反器
D.查看表格是储存在PROM内的真值表内，且提供此逻辑方块一个组合逻辑电路函数