某Verilog HDL的程序部分如下： module example(a,b,c,d,e); input a,b,c,d; output reg e; always @(*) e=(a&b) ^c; endmodule在该程序中，“*”号表示的敏感变量列表中的敏感变量包括（ ）