静态CMOS门中PUN是上拉网络的英文简称，PDN是（）网络的英文简称。

若一电路每一时刻每个门的输出通过一个低阻路径连到VDD或VSS上，同时在任意时刻该门的输出即为该电路实现的布尔...

填空题若一电路每一时刻每个门的输出通过一个低阻路径连到V_DD或V_SS上，同时在任意时刻该门的输出即为该电路实现的布尔函数值（忽略在切换期间的瞬态电容），则该电路属于静态电路，若一电路依赖于把信号值暂时存放在高阻抗电路节点的电容上，则该电路属于（）电路。

在分析大扇入逻辑门时，内部节点电容变得十分显著从而不能忽略，对于下图所示的四输入NAND门及其RC模型，所有的...

单项选择题

在分析大扇入逻辑门时，内部节点电容变得十分显著从而不能忽略，对于下图所示的四输入NAND门及其RC模型，所有的NMOS尺寸相同，它们的等效电阻都为R_N，所有的PMOS尺寸相同，它们的等效电阻都为R_P，则其传播延时可以表示为（）。

为了使两输入NAND门的下拉延时与最小尺寸的反相器相同，在PDN串联网络中的NMOS器件必须设计为反相器中的N...

单项选择题为了使两输入NAND门的下拉延时与最小尺寸的反相器相同，在PDN串联网络中的NMOS器件必须设计为反相器中的NMOS宽度的（），以使NAND下拉网络的等效电阻与反相器的相同。