单项选择题

在微处理器电路、CPLD/FPGA电路等数字电路里，通常哪些网络的频率较高（）

A.输入信号
B.时钟脉冲
C.输出信号
D.使能信号

相关考题

CMOS电路或微处理器的输入引脚空接时，可能会有什么结果（）A.视为高态使能B.视为低态使能C.不确定状态D....

单项选择题CMOS电路或微处理器的输入引脚空接时，可能会有什么结果（）

A.视为高态使能
B.视为低态使能
C.不确定状态
D.没有影响

Altium Designer哪种引脚称为三态引脚（）A.被动式引脚（Passive Pin）B.发射极开路输...

单项选择题Altium Designer哪种引脚称为三态引脚（）

A.被动式引脚（Passive Pin）
B.发射极开路输出引脚（Open Collector Pin）
C.集电极开路输出引脚（Open Collector Pin）
D.高阻抗引脚（HiZ Pin）

在Altium Designer电路设计里，若将两个或更多个集电极开路输出引脚（Open Collector ...

单项选择题在Altium Designer电路设计里，若将两个或更多个集电极开路输出引脚（Open Collector Pin）连接输出，则会怎样？（）

A.产生线“与”功能，称为Wired-AND
B.产生线“或”功能，称为Wired-OR
C.电气规则检查时，将产生错误信息
D.可能会短路