单项选择题

VerilogHDL语言中,不属于并行语句的是()

A.case
B.always
C.assign
D.元件例化