单项选择题
如图7-70所示电路，Q1、Q2原始状态为11，当输入两个脉冲后的新状态为（）。
A.00 B.01 C.11 D.10
用3个D触发器组成的电路如图7-69所示，触发器F0的输入端接+5V表明D0=1，那么，在第1个CP脉冲和第2...
单项选择题用3个D触发器组成的电路如图7-69所示，触发器F0的输入端接+5V表明D0=1，那么，在第1个CP脉冲和第2个脉冲的上升沿过后Q2Q1Q0分别是（）。
A.101和011 B.011和111 C.001和011 D.000和111
用3个D触发器组成的电路如图7-68所示，设Q2Q1Q0的初始状态为000，触发器F0的输入端接+5V表明D0...
单项选择题用3个D触发器组成的电路如图7-68所示，设Q2Q1Q0的初始状态为000，触发器F0的输入端接+5V表明D0=1，那么，在第1个CP脉冲和第2个脉冲的上升沿过后Q2Q1Q0分别是（）。
A.010和011 B.010和001 C.001和011 D.000和111
下列电路中不属于时序逻辑电路的是（）。A.计数器B.全加器C.寄存器D.分频器
单项选择题下列电路中不属于时序逻辑电路的是（）。
A.计数器 B.全加器 C.寄存器 D.分频器
