问答题
设计一带异步复位端、异步置数段（低电平有效）的四位加法计数器，时钟clk上升沿有效），复位信号clr，置数信号...
问答题设计一带异步复位端、异步置数段（低电平有效）的四位加法计数器，时钟clk上升沿有效），复位信号clr，置数信号load、输入数据data、输出qout。
设计一个带复位端且对输入时钟clk进行二分频模块，设计要求：复位信号为同步、高电平有效，时钟的下降沿触发。
问答题设计一个带复位端且对输入时钟clk进行二分频模块，设计要求：复位信号为同步、高电平有效，时钟的下降沿触发。
设计一奇偶校验位生成电路，输入八位总线信号bus，输出及校验位odd，偶校验位even。
问答题设计一奇偶校验位生成电路，输入八位总线信号bus，输出及校验位odd，偶校验位even。
