单项选择题
A.改变逻辑电路的拓扑结构B.提前输入具有较高翻转率的信号C.分时复用资源D.通过均衡信号路径来减少毛刺
假设一反相器和两输入与非门中的器件PMOS与NMOS的尺寸比为2，最小尺寸的对称反相器的输入电容等于最小尺寸N...
单项选择题假设一反相器和两输入与非门中的器件PMOS与NMOS的尺寸比为2，最小尺寸的对称反相器的输入电容等于最小尺寸NMOS管栅电容的3倍。若该NAND门的等效电阻等于该反相器的电阻，那么它的逻辑努力（logical effort）为（）。
A.4/3B.5/3C.2/3D.1
在设计大扇入电路时，可以采取多种技术来降低其电路延时，以下不是降低延时的方法是（）。A.逐级加大晶体管尺寸B....
单项选择题在设计大扇入电路时，可以采取多种技术来降低其电路延时，以下不是降低延时的方法是（）。
A.逐级加大晶体管尺寸B.将关键路径上的晶体管调整至靠近门的输入端C.变换逻辑来减少单个门的输入信号个数D.调整晶体管尺寸
用CMOS管组合的两输入NAND门，若其中NMOS管的等效电阻为RN，PMOS管的等效电阻为RP，电容负载为C...
单项选择题用CMOS管组合的两输入NAND门，若其中NMOS管的等效电阻为RN，PMOS管的等效电阻为RP，电容负载为CL，则当两输入都为高电平时其下拉传播延时可以近似为（）。
A.0.345RNCLB.0.69RNCLC.1.38RNCLD.0.69RPCL
