问答题
利用verilog语言设计一个1/2分频器。
问答题利用verilog语言设计一个1/2分频器。
设计一个四位全加器。
问答题设计一个四位全加器。
设计一个D触发器。
问答题设计一个D触发器。
