欢迎来到牛牛题库网 牛牛题库官网
logo
搜索
全部科目 > 大学试题 > 工学 > 电子与通信技术 > EDA技术

单项选择题

IP Core按照功能方面划分可分为嵌入式IPCore和（）

A.硬IP Core
B.固IP Core
C.通用IPCore
D.DSPIPCore

点击查看答案&解析
上一题 目录 下一题

相关考题

单项选择题
在一个用Verilog HDL描述的模块中，定义A、B是模块的输入信号，C是与A、B同位宽的输出信号，模块功能描述是assign C=（A>B）A：B；如果某时刻A=4’b1011，B=4’b1101，则此时C等于（）

A.4’b1101
B.4’b1111
C.4’b1011
D.4’b1001
单项选择题
在Verilog HDL中表示结构化元件之间物理连线信号的数据类型是（）

A.wire型
B.reg 型
C.memory型
D.supply型
单项选择题
下列HDL语言的标示符中，合法的是（）

A.$time
B.date
D.mux#
C.8sum
微信小程序免费搜题

All Rights Reserved 版权所有©牛牛题库网(nntiku.com)

备案号：湘ICP备2022003000号-1

微信扫一扫,加关注免费搜题

微信扫一扫,加关注免费搜题