问答题
简答题
如果一定要设计异步触发的计数电路，用Verilog描述有什么办法？能否综合？仿真时要注意什么问题？
【参考答案】
编写另一个模块，在那个模块中使用另外一个时钟；然后用实例引用的方法在另一个模块中把它连接起来。
能够综合。......
(↓↓↓ 点击下方‘点击查看答案’看完整答案 ↓↓↓)
点击查看答案
