欢迎来到牛牛题库网
牛牛题库官网
登录
注册
首页
经济师考试
会计职称考试
统计师考试
审计师考试
保险考试
全部科目
>
大学试题
>
计算机科学
>
verilog-数字系统设计课程
搜题找答案
问答题
简答题
用带电平敏感列表触发条件的always块表示组合逻辑时，应该用哪一种赋值？
【参考答案】
应该用阻塞赋值。
点击查看答案
上一题
目录
下一题
相关考题
问答题
如果一定要设计异步触发的计数电路，用Verilog描述有什么办法？能否综合？仿真时要注意什么问题？
问答题
为什么说，掌握数字电路基础和计算机体系结构这两门学科的真谛是Verilog数字系统设计的基础？
问答题
同步复位端的同步状态机与异步复位端的同步状态机有什么不同？如果输入的复位脉冲很窄，哪种状态机不能可靠复位？
关注
顶部
微信扫一扫,加关注免费搜题
