欢迎来到牛牛题库网 牛牛题库官网
logo
全部科目 > 大学试题 > 计算机科学 > verilog

问答题

简答题

设计一带异步复位端、异步置数段(低电平有效)的四位加法计数器,时钟clk上升沿有效),复位信号clr,置数信号load、输入数据data、输出qout。

【参考答案】

点击查看答案
微信小程序免费搜题
微信扫一扫,加关注免费搜题

微信扫一扫,加关注免费搜题