问答题
三种：输出口，输入口，输入/输出口。
模块由几个部分组成？
问答题模块由几个部分组成？
为什么说Verilog可以用来设计数字逻辑电路和系统？
问答题为什么说Verilog可以用来设计数字逻辑电路和系统？
如果不用initial块，能否产生测试时钟？
问答题如果不用initial块，能否产生测试时钟？
